Передовые инженерные школы

МИЭТ НАЦИОНАЛЬНЫЙ ИССЛЕДОВАТЕЛЬСКИЙ УНИВЕРСИТЕТ

Передовая инженерная школа «Средства проектирования и производства электронной компонентной базы»

Магистерская программа «Вычислительные системы и ЭКБ»
Дисциплина:
«Цифровой дизайн. Синтез RTL»

Лабораторная работа 02 –

Чтение timing-отчётов и исключения в SDC

Кузьмин Павел Андреевич

2025 год

Цель

- научиться читать и интерпретировать timing-отчёты
- понимать причины timing violations
- Понимать причины выставления того или иного SDC-исключения
- применять SDC-исключения для корректной модели

Временной путь

Ниже представлен временной пусть между парой тактируемых элементов



Ниже представлен временная диаграмма при соблюдении setup и hold time





Setup time – время которое данные должны быть стабильные до прибытия тактового сигнала;
Hold time - время которое данные должны быть стабильные после прибытия тактового сигнала;
Worst negative slack (WNS) – критический путь, который показывает самый пессимистичный временной путь для соблюдения setup или hold time;

Timing-отчёт

Timing-отчёт — это описание поведения дизайна

Команда **check_timing_intent** - Для определения элементов, которые не ограничили.
Команда **report_timing** - Для поиска причины отрицательного slack
report_timing_summary.rpt, report_power.rpt, report_hierarchy.rpt, report_area.rpt. report_qor.rpt – помогают увидеть общую картину синтеза

report_timing_summary.rpt


```
============================================================
  Generated by:           Genus(TM) Synthesis Solution 21.14-s082_1
  Generated on:           Mar 22 2026  09:07:50 pm
  Module:                 top_fifo
  Operating conditions:   sg13g2_stdcell_typ_1p20V_25C (balanced_tree)
  Wireload mode:          top
  Area mode:              timing library
============================================================

# SETUP                 WNS    TNS    FEP
# ----------------------------------------
 View: ALL            0.001  0.000      0
    Group : in2out      N/A    N/A    N/A
    Group : in2reg    0.006  0.000      0
    Group : reg2out   1.115  0.000      0
    Group : reg2reg   0.001  0.000      0

# ----------------------------------------
# DRV                        WNS  TNS  FEP
# ----------------------------------------
 View: ALL
    Check: max_transition    N/A  N/A    0
    Check: max_capacitance   N/A  N/A    0
    Check: max_fanout        N/A  N/A    0

# ----------------------------------------
```

report_timing.rpt


```
Path 1: MET (0.001 ns) Setup Check with Pin dut_fifo/wptr_full/wptr_reg[0]/CLK->D
           View: func1_typ
          Group: wr_clk1
     Startpoint: (R) dut_fifo/wptr_full/wfull_reg/CLK
          Clock: (R) wr_clk1
       Endpoint: (R) dut_fifo/wptr_full/wptr_reg[0]/D
          Clock: (R) wr_clk1

                     Capture       Launch
        Clock Edge:+   1.000        0.000
       Src Latency:+   0.000        0.000
       Net Latency:+   0.000 (I)    0.000 (I)
           Arrival:=   1.000        0.000

             Setup:-   0.108
     Required Time:=   0.892
      Launch Clock:-   0.000
         Data Path:-   0.891
             Slack:=   0.001

#-----------------------------------------------------------------------------------------------------------------------
#          Timing Point            Flags     Arc     Edge      Cell       Fanout Load Trans Delay Arrival Instance
#                                                                                (fF)  (ns)  (ns)   (ns)  Location
#-----------------------------------------------------------------------------------------------------------------------
  dut_fifo/wptr_full/wfull_reg/CLK -       -        R     (arrival)         149    - 0.150 0.000   0.000    (-,-)
  dut_fifo/wptr_full/wfull_reg/Q_N -       CLK->Q_N R     sg13g2_dfrbp_2      1 15.5 0.055 0.226   0.226    (-,-)
  dut_fifo/wptr_full/g606/Y        -       A->Y     F     sg13g2_inv_4        3 27.7 0.033 0.045   0.271    (-,-)
  dut_fifo/wptr_full/g841__6783/Y  -       A->Y     R     sg13g2_nor2b_2      2 15.0 0.082 0.078   0.349    (-,-)
  dut_fifo/wptr_full/g837__8428/Y  -       A->Y     F     sg13g2_nand2_1      1  9.0 0.072 0.088   0.438    (-,-)
  dut_fifo/wptr_full/g833__6260/X  -       S->X     F     sg13g2_mux2_2       3 29.0 0.075 0.200   0.637    (-,-)
  dut_fifo/wptr_full/g831/Y        -       A->Y     R     sg13g2_inv_2        4 32.5 0.080 0.089   0.727    (-,-)
  dut_fifo/wptr_full/g826__6417/X  -       A0->X    R     sg13g2_mux2_2       3 26.6 0.074 0.164   0.891    (-,-)
  dut_fifo/wptr_full/wptr_reg[0]/D <<<     -        R     sg13g2_dfrbp_1      3    -     - 0.001   0.891    (-,-)
#-----------------------------------------------------------------------------------------------------------------------
```

report_qor.rpt


```
Timing
--------

Analysis view  Clock  Period
-----------------------------
func1_typ     rd_clk   5.000
             wr_clk1  1.000
func2_typ     rd_clk   5.000
             wr_clk2  2.000


 Analysis   Cost   Critical         Violating
   View    Group  Path Slack  TNS     Paths
---------------------------------------------
func1_typ default   No paths 0.000         0
           rd_clk      0.006 0.000         0
          wr_clk1      0.001 0.000         0
          wr_clk2   No paths 0.000         0
---------------------------------------------
Total                        -0.0         0

func2_typ default   No paths 0.000         0
           rd_clk      0.006 0.000         0
          wr_clk1   No paths 0.000         0
          wr_clk2      0.091 0.000         0
---------------------------------------------
Total                        -0.0         0


Instance Count
--------------
Leaf Instance Count             411
Physical Instance count           0
Sequential Instance Count       170
Combinational Instance Count    241
Hierarchical Instance Count       6
```

```
Area
----
Cell Area                          12763.699
Physical Cell Area                 0.000
Total Cell Area (Cell+Physical)    12763.699
Net Area                           5860.972
Total Area (Cell+Physical+Net)     18624.671

Max Fanout                         149 (wclk)
Min Fanout                         0 (rrst_n)
Average Fanout                     2.9
Terms to net ratio                 4.9192
Terms to instance ratio            5.1825
Runtime                            22.884404 seconds
Elapsed Runtime                    22 seconds
Genus peak memory usage            1457.44
```

report_power.rpt


```
Instance: /top_fifo
Power Unit: W
PDB Frames: /stim#0/frame#0
  ----------------------------------------------------------------------
    Category          Leakage      Internal     Switching         Total     Row%
  ----------------------------------------------------------------------
       memory      0.00000e+00  0.00000e+00  0.00000e+00  0.00000e+00   0.00%
     register      1.30505e-07  4.31776e-03  2.51026e-04  4.56892e-03  80.42%
        latch      0.00000e+00  0.00000e+00  0.00000e+00  0.00000e+00   0.00%
        logic      3.47657e-08  2.23044e-04  3.26953e-04  5.50032e-04   9.68%
         bbox      0.00000e+00  0.00000e+00  0.00000e+00  0.00000e+00   0.00%
        clock      2.46341e-10  1.69695e-05  5.45659e-04  5.62629e-04   9.90%
          pad      0.00000e+00  0.00000e+00  0.00000e+00  0.00000e+00   0.00%
           pm      0.00000e+00  0.00000e+00  0.00000e+00  0.00000e+00   0.00%
  ----------------------------------------------------------------------
    Subtotal      1.65517e-07  4.55778e-03  1.12364e-03  5.68158e-03 100.00%
  Percentage            0.00%       80.22%       19.78%      100.00% 100.00%
  ----------------------------------------------------------------------
```

report_hierarchy.rpt


```
0 top_fifo
 1 dut_fifo ( async_fifo_DSIZE8_ASIZE4_FALLTHROUGH32h54525545 )
    2 fifomem ( fifomem_DATASIZE8_ADDRSIZE4_FALLTHROUGH32h54525545 )
    2 rptr_empty ( rptr_empty_ADDRSIZE4 )
    2 sync_r2w ( sync_r2w_ASIZE4 )
    2 sync_w2r ( sync_w2r_ASIZE4 )
    2 wptr_full ( wptr_full_ADDRSIZE4 )
```

report_area.rpt


```
   Instance                          Module                        Cell Count  Cell Area  Net Area   Total Area  Wireload
-----------------------------------------------------------------------------------------------------------------------------
top_fifo                                                                411  12763.699  5860.972    18624.671    5k (S)
  dut_fifo     async_fifo_DSIZE8_ASIZE4_FALLTHROUGH32h54525545          410  12745.555  5068.124    17813.679    5k (T)
    fifomem    fifomem_DATASIZE8_ADDRSIZE4_FALLTHROUGH32h54525545       272   9546.768  3680.715    13227.483    5k (T)
    rptr_empty rptr_empty_ADDRSIZE4                                     55   1085.011   409.999     1495.010    5k (T)
    sync_r2w   sync_r2w_ASIZE4                                          10    471.744    24.192      495.936    5k (T)
    sync_w2r   sync_w2r_ASIZE4                                          10    471.744    24.192      495.936    5k (T)
    wptr_full  wptr_full_ADDRSIZE4                                      63   1170.288   468.052     1638.340    5k (T)
  (S) = wireload was automatically selected
  (T) = wireload mode is 'top'
```

check_timing_intent.rpt


```
============================================================
  Generated by:           Genus(TM) Synthesis Solution 21.14-s082_1
  Generated on:           Mar 22 2026  09:16:17 pm
  Module:                 top_fifo
  Operating conditions:   sg13g2_stdcell_typ_1p20V_25C (balanced_tree)
  Wireload mode:          top
  Area mode:              timing library
============================================================

--------------------------------------------------------------------------------
Outputs without external load

The following primary outputs have no external load set. As a result the load
on the ports will be assumed as zero. The 'external_pin_cap' attribute is used
to add and external pin cap.

port:top_fifo/arempty
port:top_fifo/awfull
port:top_fifo/rdata[0]
port:top_fifo/rdata[1]
port:top_fifo/rdata[2]
port:top_fifo/rdata[3]
port:top_fifo/rdata[4]
port:top_fifo/rdata[5]
port:top_fifo/rdata[6]
port:top_fifo/rdata[7]
port:top_fifo/rempty
port:top_fifo/wfull
--------------------------------------------------------------------------------
```

```
Lint summary
 Unconnected/logic driven clocks                                  0
 Sequential data pins driven by a clock signal                    0
 Sequential clock pins without clock waveform                     0
 Sequential clock pins with multiple clock waveforms              0
 Generated clocks without clock waveform                          0
 Generated clocks with incompatible options                       0
 Generated clocks with multi-master clock                         0
 Paths constrained with different clocks                          0
 Loop-breaking cells for combinational feedback                   0
 Nets with multiple drivers                                       0
 Timing exceptions with no effect                                 0
 Suspicious multi_cycle exceptions                                0
 Timing exceptions with no effect                                 0
 Suspicious multi_cycle exceptions                                0
 Pins/ports with conflicting case constants                       0
 Pins/ports with conflicting case constants                       0
 Inputs without clocked external delays                           0
 Outputs without clocked external delays                          0
 Inputs without external driver/transition                        0
 Outputs without external load                                   12
 Exceptions with invalid timing start-/endpoints                  0

                                                   Total:        12
```

Почему и когда

Почему возникают violations

- слишком маленький период
- большой input delay, output delay
- архитектура
- лишние пути

Когда отчёту нельзя верить

- нет clock
- есть unconstrained paths
- ошибки в SDC

Поэтому не забываем про команду check_timing

Полезные SDC-команды

set_false_path

Исключает указанные пути из временного анализа.

Описание:
Команда set_false_path используется для указания путей, которые **не должны участвовать в timing-анализе**, так как они не являются функционально значимыми или физически не могут быть активны.

Важно:
- команда **не улучшает timing**, а исключает некорректные пути из анализа;
- неправильное использование может скрыть реальные проблемы.

Пример:

```
set_false_path –from rst
```

set_clock_groups

Определяет отношения между тактовыми доменами.

Описание:
Команда set_clock_groups используется для задания того, как различные тактовые сигналы связаны между собой (например, синхронные или асинхронные).

Когда использовать:
- при наличии нескольких независимых тактовых доменов
- при CDC (clock domain crossing) .

Важно:
без этой команды инструмент будет пытаться анализировать невозможные пути между доменами; это приводит к ложным violations.

Пример:

```
set_clock_groups -asynchronous \
-group {clk1} \
-group {clk2}
```

set_case_analysis

Фиксирует значение сигнала (режим работы дизайна).

Описание:
Команда set_case_analysis используется для задания константного значения сигнала, что позволяет инструменту учитывать только один режим работы устройства.

Что делает:
- отключает неактивные ветви логики
- уменьшает количество анализируемых путей
- Выставить значение на мультиплексор

Важно:
- используется для анализа конкретного режима работы
- разные режимы → разные SDC

Пример:

```
set_case_analysis 1 [get_ports enable]
```

Почезные SDC-команды

Главный вывод про исключения

Исключения не исправляют timing — они делают модель корректной

Задание

- Написать файлы sdc согласно заданиям для блоков DMA и FIFO и чтобы после команды check_timing_summaty –verbose количество не ограниченных вещей было 0 (см. пример справа)
- Отчеты смотрим только в genus.
- Написать отчет. На следующих слайдах написаны допущения для каждого дизайна. Перед тем как их дописывать в файл sdc, вы должны прикрепить скриншот из отчета, который подтверждает, что это допущение необходимо (пример отчета на последнем слайде).

- Проверять slack можно с помощью команды report_timing
- Проверять неограниченные элементы дизайна можно с помощью команды check_timing_intent -verbose

```
Info    : Timing analysis will be done for this view. [TUI-744]
        : View is 'analysis_view:top_fifo/func1_typ'.
============================================================
  Generated by:           Genus(TM) Synthesis Solution 21.14-s082_1
  Generated on:           Mar 22 2026  09:08:03 pm
  Module:                 top_fifo
  Operating conditions:   sg13g2_stdcell_typ_1p20V_25C (balanced_tree)
  Wireload mode:          top
  Area mode:              timing library
============================================================


Lint summary
 Unconnected/logic driven clocks                                  0
 Sequential data pins driven by a clock signal                    0
 Sequential clock pins without clock waveform                     0
 Sequential clock pins with multiple clock waveforms              0
 Generated clocks without clock waveform                          0
 Generated clocks with incompatible options                       0
 Generated clocks with multi-master clock                         0
 Paths constrained with different clocks                          0
 Loop-breaking cells for combinational feedback                   0
 Nets with multiple drivers                                       0
 Timing exceptions with no effect                                 0
 Suspicious multi_cycle exceptions                                0
 Timing exceptions with no effect                                 0
 Suspicious multi_cycle exceptions                                0
 Pins/ports with conflicting case constants                       0
 Pins/ports with conflicting case constants                       0
 Inputs without clocked external delays                           0
 Outputs without clocked external delays                          0
 Inputs without external driver/transition                        0
 Outputs without external load                                    0
 Exceptions with invalid timing start-/endpoints                  0

                                                   Total:         0
```

DMA

Для лабораторной как топ модуль брать wb_dma_top.v, а список файлов wb_dma_top.lst

1) Сделать 1 режима func

Обязательная часть func

```
create_clock -name clk -period 3.5 [get_ports clk_i]

set_input_transition 0.2 [get_db [all_inputs] .base_name]
set_clock_transition 0.15 [all_clocks]

# agressive input delay
set_input_delay  1.41 -clock clk [remove_from_collection [all_inputs] [get_ports clk_i]]
set_output_delay 1.432 -clock clk [all_outputs]
```

2) **Допущения на дизайн. Но их можно использовать только при наличии отчёта, аргументирующий их применение :**

- Пути до следующих точек можно считать false_path
  - От wb1_addr_i до wb0s_data_o
  - От wb1_addr_i до wb0_addr_o
  - От wb1_addr_i до wb0_we_o
  - До wb0_stb_o
  - До wb1_addr_o
  - До wb1_cyc_o
- Выходную задержку можно уменьшить на портах wb0_cyc_o до 1.4
- Выходную задержку можно уменьшить на портах wb1_ack_o, wb1s_data_o, wb1_we_o до 1.2
- Входную задержку можно уменьшить на портах wb0_addr_i до 1.3
- Нагрузка на все выходы 1 фФ

FIFO

Для лабораторной как топ модуль брать top_fifo.sv, а список файлов async_fifo.list

1) Сделать 2 режима func1 и func2 с помощью команды set_case_analysis и двух отдельных файлов

Обязательная часть func1

```
# === Clocks ===
create_clock -name wr_clk1 -period 1.0 [get_ports wclk1]
create_clock -name rd_clk -period 5.0 [get_ports rclk]

set_input_transition 0.2 [get_db [all_inputs] .base_name]
set_clock_transition 0.15 [all_clocks]

# === IO delays  ===
set_input_delay -clock wr_clk1 0.4 [all_inputs]
set_output_delay -clock wr_clk1 0.3 [all_outputs]

set_input_delay -clock rd_clk 3.5 [all_inputs]
set_output_delay -clock rd_clk 2.0 [all_outputs]

set_dont_touch mux_clk true
```

Обязательная часть func2

```
# === Clocks ===
create_clock -name wr_clk2 -period 2.0 [get_ports wclk2]
create_clock -name rd_clk -period 5.0 [get_ports rclk]

set_input_transition 0.2 [get_db [all_inputs] .base_name]
set_clock_transition 0.15 [all_clocks]

# === IO delays  ===
set_input_delay -clock wr_clk1 0.8 [all_inputs]
set_output_delay -clock wr_clk1 0.8 [all_outputs]

set_input_delay -clock rd_clk 3.5 [all_inputs]
set_output_delay -clock rd_clk 2.0 [all_outputs]

set_dont_touch mux_clk true
```

2)) **Допущения на дизайн. Но их можно использовать только при наличии отчёта, аргументирующий их применение**

- Пути до следующих точек можно считать false_path
  - dut_fifo/wptr_full/awfull_reg
  - dut_fifo/wptr_full/wptr_reg[2]
  - dut_fifo/fifomem/rdata*
  - dut_fifo/wptr_full/wfull_reg
  - ut_fifo/fifomem/mem_reg*
  - dut_fifo/wptr_full/wptr_reg[3]
- Тактовые сигналы rd_clk и wr_clk1; rd_clk и wr_clk2 асинхронны
- Нагрузка на все выходы 100 фФ

Пример отчета

```
Path 1: VIOLATED (-0.281 ns) Setup Check with Pin dut_fifo/wptr_full/awfull_reg/CLK->D
          View: func1_typ
         Group: wr_clk1
    Startpoint: (R) dut_fifo/wptr_full/wfull_reg/CLK
         Clock: (R) wr_clk1
      Endpoint: (R) dut_fifo/wptr_full/awfull_reg/D
         Clock: (R) wr_clk1

                     Capture       Launch
       Clock Edge:+   1.000        0.000
      Src Latency:+   0.000        0.000
      Net Latency:+   0.000 (I)    0.000 (I)
          Arrival:=   1.000        0.000

            Setup:-   0.099
    Required Time:=   0.901
     Launch Clock:-   0.000
        Data Path:-   1.182
            Slack:=  -0.281

#-----------------------------------------------------------------------------------------------------------------------
#          Timing Point            Flags    Arc    Edge      Cell        Fanout Load Trans Delay Arrival Instance
#                                                                                (fF)  (ns)  (ns)   (ns)  Location
#-----------------------------------------------------------------------------------------------------------------------
  dut_fifo/wptr_full/wfull_reg/CLK -        -      R     (arrival)          149     - 0.150 0.000   0.000    (-,-)
  dut_fifo/wptr_full/wfull_reg/Q   -       CLK->Q F     sg13g2_dfrbp_2       4 26.5 0.055 0.296   0.296    (-,-)
  dut_fifo/wptr_full/g4947__6260/Y -       A_N->Y F     sg13g2_nand2b_2      1 15.1 0.085 0.136   0.432    (-,-)
  dut_fifo/wptr_full/fopt14/Y      -       A->Y   R     sg13g2_inv_4         2 35.0 0.053 0.064   0.496    (-,-)
  dut_fifo/wptr_full/g4890__8428/Y -       C->Y   F     sg13g2_nor3_1        1  6.7 0.046 0.050   0.546    (-,-)
  dut_fifo/wptr_full/g4879__1666/Y -       B1->Y  R     sg13g2_a21oi_1       1  6.5 0.084 0.088   0.634    (-,-)
  dut_fifo/wptr_full/g4877__2883/X -       A->X   R     sg13g2_and2_2        2 19.7 0.059 0.145   0.779    (-,-)
  dut_fifo/wptr_full/g4948__4319/X -       B->X   R     sg13g2_xor2_1        1  9.0 0.105 0.139   0.918    (-,-)
  dut_fifo/wptr_full/g4854__6783/Y -       B->Y   R     sg13g2_xnor2_1       1  9.7 0.116 0.130   1.048    (-,-)
  dut_fifo/wptr_full/g4850__8428/Y -       A->Y   F     sg13g2_nand2_2       1  9.5 0.057 0.076   1.124    (-,-)
  dut_fifo/wptr_full/g4849__4319/Y -       B->Y   R     sg13g2_nor2_2        1  5.6 0.048 0.057   1.181    (-,-)
  dut_fifo/wptr_full/awfull_reg/D  <<<     -      R     sg13g2_dfrbp_1       1    -     - 0.001   1.182    (-,-)
#-----------------------------------------------------------------------------------------------------------------------
```

Поэтому могу использовать команду, которая прописана в допущениях

set_false_path -to dut_fifo/wptr_full/awfull_reg